TRAINING

HOME > SUPPORT > TRAINING

Our customers must receive the newest solutions and be updated with the newest technologies. Axios provides highly qualified training courses listed as follows.



알테라로고

www.altera.com

Headquartered in Silicon Valley, Altera Corporation (NASDAQ: ALTR) is the leader in innovative custom logic solutions, and has been ever since inventing the world’s first reprogrammable logic device in 1984. Altera’s comprehensive solutions portfolio contains fully integrated software development tools, versatile embedded processors, optimized intellectual property (IP) cores, reference designs examples, and a variety of development kits.

Year 2016
Month Jan. Feb. Mar. Apr. May. Jun. Jul. Aug. Sep. Oct. Nov. Dec.
Designing with Quartus II
(Basic)
19,20 16,17 22,23 19,20 24,25 28,29 19,20 9,10 6,7 11,12 8,9 13,14
Designing with Quartus II
(Advanced)
21,22   24,25   26,27   22,21   8,9   10,11  
Designing Nios II with
Qsys & SBT
26,27   8,9 5,6   14,15     27,28   22,23  
Designing ALTERA SoC FPGA
with Qsys & DS-5
28,29   10,11 7,8   16,17     29,30   24,25  
DDR Memory I/F with
Quartus II
        10,11     23,24   25,26    
VHDL Basic with
Quartus II
  18,19           11,12       15,16
Verilog Basic with
Quartus II
      21,22       25,26   27,28    
Developing SW for Altera
SoC FPGA
  3,4,5         13,14,15       30,1,2  
Accelerating Algorithm with
Altera OpenCL SDK
        12,13         13,14    

1. Regular Program (2 Day , 10:00 ~ 17:00)

ALTERA Design Software 와 Evaluation 보드를 활용하여 FPGA 디자인을 효과적으로 구현하기 위한 디바이스 구조, Tool 운용 및 디버깅 방법에 대하여 익히게 됩니다.

A. Designing with Quartus II Software: Basic Course(2 day)

- Description: FPGA를 처음 사용하는 유저에게 Altera Device의 구조와 기본적인 Quartus II 툴을 이용한 디자인을 통해
  Altera를 익히는 과정입니다. FPGA를 사용중인 User 또한 Altera Tool기능을 유용하게 사용할 수 있도록 다양한 Feature를
  이해할 수 있는 Course입니다.
- Duration: 2 Days
- Price: KRW 100,000(include TAX) for serving Materials and Lunch
- Skills Required : FPGA design beginner or experienced User
- Purpose : Understanding for designing Progress with Quartus II

- Topics:
  • Dev. Kit를 이용한 Exercise위주의 진행 (Dev. Kit상의 Device Architecture, Quartus II를 이용한 Project진행, Configuration을
    통한 보드 동작 확인)
  • SignalTap II를 이용한 Debugging 방법
  • Device Architecture (Latest Device)
  • Create Quartus II Project, Compilation, Programming, Board Debugging using SignalTap II

B. Designing with Quartus II Software: Advanced Course (2 Day)

- Description: FPGA를 사용하여 디자인을 진행하시는 유저에게 Software Tool에 대한 심화 학습 과정을 제공합니다.
  FPGA를 사용중인 User 또한 Altera Tool기능을 보다 유용하게 사용할 수 있도록 다양한 Advanced Feature를
  이해할 수 있는 Course입니다.
- Duration: 2 Days
- Price: KRW 100,000(include TAX) for serving Materials and Lunch
- Skills Required : FPGA design beginner or experienced User
- Purpose : Understanding for meeting timing margin with Quartus II's TimeQuest, and explaination for simulating with
  Modelsim

- Topics:
  • Quartus II 상에서 TimeQuest를 이용한 Timing Analysis방법에 대해 설명하고, 예제를 통해 심화 학습을 진행합니다.
  • Device Architecture (Latest Device)
  • TimeQuest, Incremental Compilation, ModelSim Altera Edition

2. Customizing Program (2 Day , 10:00 ~ 17:00)

ALTERA Embedded Solution 인 ALTERA SoC FPGA 와 Embedded Processor IP 인 Nios II 의 Design Flow , DDR Memory Interface 방법론 그리고 HDL Language 에 대한 교육 과정입니다.

A. Designing ALTERA SoC FPGA with Qsys & DS-5

- Description: ARM Cortex A9 이 Embedded 된 ALTERA SoC Product 와 Design Flow 에 대한 이해를 목적으로 합니다.
  Quartus II, Qsys 그리고 ARM DS-5 를 이용 하여 보다 손쉽고 효과적으로 개발 하는 방법을 소개하여 드립니다.
  유연하게 H/W 디자인과 임베디드 소프트웨어 설계를 직접 수행함으로 개발 환경및 ALTERA SoC FPGA 의 장점을 이해
  하여 여러분들에게 보다 더 폭넓은 Solution 선택의 기회를 제공해 드릴수 있습니다.
- Duration: 2 Days
- Price: KRW 100,000 (include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand NiosII and exercise through using LAB file.
- Topics: ALTERA FPGA SoC Overview, H/W Development Flow , S/W Development Flow , H/W & S/W Boot Flow and Debugging
  with DS-5.

B. Designing Nios II with Qsys & SBT

- Description: Nios II 과정은 32bit 소프트코어 임베디드 프로세서인 Nios II 에 대해 이해하고, Embedded Processor를 이용
  한 FPGA 적용에 대해 설명합니다. Quartus II 및 Qsys 소프트웨어를 사용하여 NiosII 디자인을 보다 손쉽게 효과적으로
  구성하는 방법을 이해합니다. 임베디드 소프트웨어 설계를 위한 NiosII SBT (Software Builder Tool) 를 통해 FPGA 상에서
  동작하는 소프트웨어 코드까지 직접 설계해 봄으로서 보다 유연한 ALTERA 만의 Nios II 개발환경 및 성능을 경험 할 수
  있습니다.
- Duration: 2 Days
- Price: KRW 100,000 (include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand NiosII and exercise through using LAB file.
- Topics: Nios II Overview, H/W Development Flow , S/W Development Flow , H/W & S/W Boot Flow and Embedded OS demo.

C. DDR Memory I/F with Quartus II (2 Day)

- Description: 본 교육을 통하여 Altera에서 제공하는 High Performance DDR memory
  controller를 이용한 DDR memory controller를 구현하고 그 과정에서 Memory parameter 설정과 Quartus II를 이용한
  Compile 과정을 익힐 수 있도록 합니다.
- Duration: 2 Days
- Price: KRW 100,000 (include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand for Memory’s Operation and design Memory controller using LAB.
- Topics: Operate DDR Controller, IP Sequence, Understanding Memory Parameter and Exercise Lab.

D. VHDL/Verilog Basic with Quartus II (2 Day)

- Description: 본 교육을 통하여 FPGA 디자인을 위한 VHDL/ Verilog 에 대한 기본사항을 익히고, Altera Software
  Development Tool인 Quartus II를 통하여 실질적인 디자인 과정을 진행합니다. 제공된 디자인 실습 과정을 통해 Dev. Kit
  에서 동작을 확인하는 과정으로 진행합니다.
- Duration: 2 Days
- Price: KRW 100,000 (include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand for Memory’s Operation and design Memory controller using LAB.
- Topics: Operate DDR Controller, IP Sequence, Understanding Memory Parameter and Exercise Lab.

E. Developing SW for Altera SoC FPGA (3 Day)

- Description: 본 과정은 소프트웨어 및 펌웨어 엔지니어를 대상으로 하며, ARM(Cortex A9)이 내장된 SoC FPGA에
  대한 전반적인 소개 및 MPU운용 방법에 대한 이해를 돕도록 구성되어 있습니다. 초기 Linux 부트 업 및
  간단한 Linux device driver를 제작하여 FPGA와의 상호운용하는 방법에 대해 배울 수 있습니다.
- Duration: 3 Days
- Price: KRW 150,000 (include TAX) for serving Materials and Lunch
- Topics: SoC FPGA architecture overview, Software development flow, Software toolchain and OS support,
  Software and FPGA aware debugging, Programming for custom FPGA functions, Booting up with Linux,
  Development environment setup for modules/drivers, Creating Simple Kernel device driver.

F. Accelerating Algorithm with Altera OpenCL SDK (2 Day)

- Description: OpenCL은 다양한 device상에서 병렬 프로그래밍을 수행할 수 있는 표준적인 방법 중 하나입니다.
  Altera는 업계최초 그리고 가장 진보된 OpenCL 솔루션을 제공하고 있습니다. 이번 교육에서는 병렬 컴퓨팅의 개념,
  Altera OpenCL SDK에 대한 용법 그리고 최적화에 대한 방법에 대해 설명하여 드립니다.
- Duration: 2 Days
- Price: KRW 100,000 (include TAX) for serving Materials and Lunch
- Skills Required: SoC FPGA experienced user who require advanced training
- Purpose: Understand for Memory’s Operation and design Memory controller using LAB.
- Topics: Parallel / Heterogeneous Computing, Writing generic OpenCL program, Introduction to Altera SDK for OpenCL