TRAINING

HOME > SUPPORT > TRAINING

Our customers must receive the newest solutions and be updated with the newest technologies. Axios provides highly qualified training courses listed as follows.



알테라로고

www.altera.com

Headquartered in Silicon Valley, Altera Corporation (NASDAQ: ALTR) is the leader in innovative custom logic solutions, and has been ever since inventing the world’s first reprogrammable logic device in 1984. Altera’s comprehensive solutions portfolio contains fully integrated software development tools, versatile embedded processors, optimized intellectual property (IP) cores, reference designs examples, and a variety of development kits.

+ Inter FPGA Customer Training - Yearly plan ( 2020년 )
Year 2020
Month Jan. Feb. Mar. Apr. May. Jun. Jul. Aug. Sep. Oct. Nov. Dec.
A. Regular Program
1. Designing with Quartus
    Prime (Basic)
  11 10 7   9 7 25   13 10  
2. Designing with Quartus
    Prime (Advanced)
  12 11 8   10 8 26   14 11  
3. Designing with Platform
    Designer
  13 12 9   11 9 27   15 12  
4. Designing with the Nois2
    Processor
  14 13 10   12 10 28   16 13  
B. Customizing Program
5. Developing Software with
    NiosII Processor
        12     8      
6. Developing Software with
    Intel SoC FPGA
        13       9      
7. HLS design & optimization
    with Intel FPGA
        19              
8. Transceiver Architecture
    & debuggin method
                15      
9. Stratix 10 Hyperflex Design
    Flow
        20       16      

주의사항

각 강좌는 최소 수강인원 7명 미만일 경우 폐강이 될 수 있습니다.

A. Regular Program (1 Day , 09:00 ~ 17:30)

Intel FPGA 디자인을 효과적으로 구현하기 위한 디바이스 구조와 Intel FPGA Design Software 인 Quartus Prime Tool 운용,
디버깅 방법 및 Platform Designer와 Nios II SBT(Software Builder Tool) 사용법을 익히게 됩니다.

1. Designing with Quartus II Software: Basic Course (1 Day)

- Description: FPGA를 처음 사용하는 유저에게 Intel FPGA Device의 구조와 기본적인 Quartus Prime 툴을 이용한 디자인을
  통해  Intel FPGA를 익히는 과정입니다. FPGA를 사용중인 User 또한 Intel FPGA Tool기능을 유용하게 사용할 수 있도록
  다양한 Feature를 이해할 수 있는 Course입니다.
- Duration: 1 Day
- Price: KRW 99,000(include TAX) for serving Materials and Lunch
- Skills Required : FPGA design beginner or experienced User
- Purpose : Understanding for designing Progress with Quartus II

- Topics:
  • Dev. Kit를 이용한 Exercise위주의 진행 (Dev. Kit상의 Device Architecture, Quartus Prime를 이용한 Project진행, Configuration을 통한 보드 동작 확인)
  • SignalTap II를 이용한 Debugging 방법
  • Device Architecture (Latest Device)
  • Create Quartus Prime Project, Compilation, Programming, Board Debugging using SignalTap II

2. Designing with Quartus II Software: Advanced Course (1 Day)

- Description: Intel FPGA를 사용하여 디자인을 진행하시는 유저에게 Software Tool에 대한 심화 학습 과정을 제공합니다.
   Intel FPGA 디자인 시 고려 하여야 할 Timing에 대한 기본 교육 및 적용 방법에 대해 제공하며 컴파일의 성능을 향상 시킬
  수 있는 Quartus Prime의 설정에 대해서 설명 드립니다.
  Intel FPGA 디자인의 확인을 위해 Modelsim Intel FPGA Edition의 사용 방법에 대해 이해 할 수 있는 과정을 제공 합니다.
- Duration: 1 Day
- Price: KRW 99,000(include TAX) for serving Materials and Lunch
- Skills Required : FPGA design beginner or experienced User
- Purpose : Understanding for meeting timing margin with Quartus II's TimeQuest, and explaination for simulating with
  Modelsim

- Topics:
  • How to use TimeQuest Tool & Setting Timing constraints(Include exercise)
  • Setting Incremental Compilation in Quartus Prime
  • How to use ModelSim Intel FPGA Edition(Include exercise)

3. Designing with Platform Designer (1 Day)

- Description: Quartus Prime의 Platform Designer를 이용하여 손쉽게 효과적으로 디자인하는 방법을 이해합니다.
  Quartus Prime의 Platform Designer를 이용하면 Nio2 processor, PCIe, Display port 등 Intel에서 제공하는 IP들을 쉽게 이용
  하여 디자인하실 수 있습니다.
  직접 Platform Designer를 사용해 봄으로서 보다 유연해지는 Intel FPGA만의 개발환경을 경험할 수 있습니다.

- Duration: 1 Day
- Price: KRW 99,000(include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand Platform Designer and exercise through using LAB file.

- Topics:
  • Platform Desinger Development Flow

4. Designing with the NiosII Processor (1 Day)

- Description: 32bit 소프트코어 임베디드 프로세서인 Nios II 에 대해 이해하고, Embedded Processor를 이용한 FPGA 적용에 대해 설명합니다. 임베디드 소프트웨어 설계를 위한 NiosII SBT (Software Builder Tool) 를 통해 FPGA 상에서 동작하는 소프트웨어 코드까지 직접 설계해 봄으로서 보다 유연한 Intel FPGA 만의 Nios II 개발환경 및 성능을 경험 할 수 있습니다.
- Duration: 1 Day
- Price: KRW 99,000 (include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require platform designer training - Purpose: Understand NiosII and exercise through using LAB file.

- Topics:
  • Nios II Overview, H/W Development Flow , S/W Development Flow , H/W & S/W Boot Flow

B. Customizing Program (1 Day , 09:00 ~ 17:30)

Intel FPGA Embedded Solution 인 Embedded Processor IP 인 Nios II 의 Design Flow와 Intel FPGA SoC FPGA ,
HLS 디자인 방법, Transceiver를 이용한 디자인 방법, Strax10 HyperFlex구조의 최적화 방법등을 학습할 수 있습니다.

5. Developing software for NIOS II processor(1 Day)

필수 선수과목 : 3. Designing with Platform Designer와 4. Designing with the NiosII Processor

- Description: Nios II Software 과정은 32bit Soft core 와 관련 Intel FPGA IP로 되어있는 NiosII Embedded system
환경에서 Software의 디버깅과 관련 API등 software에 밀접한 부분을 설명합니다. 이는 메모리상에 섹션들이 어떻게
위치하며, 스텍과 힙의 구조가 어떻게 할당 되는지에 대해서 이해하도록 합니다. 또한 RTOS를 porting 해보고 각 디바이스 드라이버를 직접 적용하기 위하여 임베디드 소프트웨어 툴인 이클립스 상에서 어떻게 수정하는지를 진행합니다.
이는 실제 INTEL FPGA에 유연하고 빠른 가속의 장점을 지닌 H/W IP를 Software로 쉽게 control 및 효율적으로 관리할 수 있도록 도와줍니다
- Duration: 1 Days
- Price: KRW 99,000 (include TAX) for serving Materials and Lunch
- Purpose : Identify the hardware deliverables required to start coding

- Topics:
  • Create and manage software projects in the Nios® II Software Build Tools for Eclipse
  • Download, run, and debug software on Nios II
  • Use HAL API to access Nios II peripherals from C
  • Create interrupt-driven C code for the Nios II processor
  • Access hardware accelerators from C programs

6. Developing software for Intel SoC FPGA(1 Day)

필수 선수과목 : 3. Designing with Platform Designer와 4. Designing with the NiosII Processor

- Description: ARM Cortex A9 이 Embedded 된 Intel FPGA SoC Product 와 Design Flow 에 대한 이해를 목적으로 합니다. Quartus II, Qsys 그리고 ARM DS-5 를 이용 하여 보다 손쉽고 효과적으로 개발 하는 방법을 소개하여 드립니다. 소프트웨어 및 펌웨어 엔지니어를 대상으로 하며, ARM(Cortex A9)이 내장된 SoC FPGA에 대한 전반적인 소개 및 MPU운용 방법에 대한 이해를 돕도록 구성되어 있습니다.
초기 Linux 부트 업 및 간단한 Linux device driver를 제작하여 FPGA와의 상호운용하는 방법에 대해 배울 수 있습니다.
- Duration: 1 Days
- Price: KRW 99,000(include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand Intel SoC FPGA and exercise through using LAB file.

- Topics:
  • SoC FPGA architecture overview, software development flow and Software toolchain
  • Software and FPGA aware debugging
  • Programming for custom FPGA functions
  • Booting up with Linux
  • Development environment setup for modules/drivers, Creating Simple Kernel device driver

7. HLS(High-Level Synthesis) design & optimization with Intel FPGA (1 day)

- Description: HLS(High-level synthesis)의 Concept을 확인하고, HLS compiler와 Intel FPGA를 사용하여 synthesis, functional verification, simulation 등을 사용해보는 과정입니다. 이 과정은 HLS compiler를 통해 생성한 design IP의 효과적인 optimization 학습을 포함합니다.
- Duration: 1 Day
- Price: KRW 99,000 (include TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand for Memory’s Operation and design Memory controller using LAB.

- Topics:
  • Understanding the concept of high-level synthesis for Intel FPGA
  • Using the Intel HLS Compiler to synthesize, functionally verify, and simulate design IP for Intel FPGA
  • Understanding how the component executes on the FPGA
  • Getting effectively optimization a design using the Intel® HLS Compiler

8. Transceiver Architecture & debugging method(1 Day)

- Description : 현재 Transceiver를 이용하여 다양한 High Speed Interface를 구현되고 있습니다. Intel FPGA의 Transceiver 의 구조를 이해하고 다양한 어플리케이션구현하기에 필요한 과정들을 습득합니다. 또한 고속 Interface를 board상에서 설계하기 위해 회로 설계 시 고려하여야 할 내용에 대해 숙지합니다. Transceiver Toolkit을 이용하여 고속 I/F시 발생할 수 있는 오류 및 SI issue등 에 대한 빠른 해결 방법을 찾을 수 있습니다.
- Duration: 1 Day
- Price: KRW 99,000 (include TAX) for serving Materials and Lunch
- Purpose : Transceiver design creation.

- Topics:
  • Implement high-speed serial protocols in Intel FPGA® Cyclone 10 / Arria® 10 embedded transceivers
  • Additional Transceiver Design Recommendations
  • Improve transceiver usage and avoid transceiver design issues by applying an understanding of device architecture to design situations
  • Optimize analog settings to improve link behavior using Intel FPGA tools
  • Employ transceiver reconfiguration to dynamically change transceiver behavior in-system

9. Performance Maximization with Stratix 10 Hyperflex Architecture(2 Day)

- Description : 본 교육은 2일간 진행하며, Intel FPGA의 Stratix 10 디바이스의 내부 구조 및 전반적인 특징을 살펴볼 수 있고 특히 Hyperflex 구조를 이용하여 효율적인 FPGA 설계 방법을 숙지하는데 있습니다. 또한 Hyper-Retiming, Hyper-Pipelining, Hyper-Optimization 세가지 순차적인 단계를 실습을 통해 습득 할 수 있는 교육입니다.
- Duration: 1 Day
- Price: KRW 99,000 (include TAX) for serving Materials and Lunch
- Purpose : Understanding the HyperFlex Architecture Advantage & Quartus Design Flow with HyperFlex

- Topics:
  • Use Quartus Prime software features to take advantage of the Stratix 10 HyperFlex architecture
  • Speculate design performance gains using the Quartus Prime software Fast Forward Compile feature
  • Employ Hyper-Retiming strategy to improve design performance
  • Employ Hyper-Pipelining strategy to improve design performance
  • Directly pipelining loop paths to improve loop speed